Japan 日本語
セルベースIC
- 概要
- ドキュメント一覧
こちらのドキュメントについては、特約店または弊社の販売員がお届けしております。
ドキュメントが必要な方は、下記までお問い合わせください。
※ここで掲載しているドキュメントは暫定版の場合がありますが、ここでは「暫定」の表示をしておりません。あらかじめご了承ください。
| ドキュメント一覧 | |
|---|---|
| |
| |
| |
| |
CB-40
| ドキュメント名 | 日本語 | 英語 | |
|---|---|---|---|
| 設計マニュアル | Lタイプ 製品データ編 | R05UH0009JJ0500_ASICDMCB | R05UH0009EJ0500_ASICDMCB |
| LDタイプ 製品データ編 | R05UH0010JJ0400_ASICDMCB | R05UH0010EJ0400_ASICDMCB | |
| 回路設計編 | A20268JJ1V0DM00 | A20268EJ1V0DM00 | |
| LRタイプ 製品データ編 | R05UH0008JJ0401_ASICDMCB | R05UH0008EJ0201_ASICDMCB | |
| LRタイプ 回路設計編 | R05UH0012JJ0200_ASICDMCB | - | |
| Block Library | L Type （WIDE 1.1V） | - | R05UH0006EJ0600_ASICBLCB |
| LR Type （1.1±0.1V） | - | R05UH0007EJ0500_ASICBLCB | |
| LR Type （1.15±0.1V） | - | R05UH0018EJ0100_ASICBLCB | |
| L/LD/LR Type （Interface Block） | - | R05UH0017EJ0201_ASICBLCB | |
| メモリ・マクロ | Lタイプ | R05UH0014JJ0600_ASICDMCB | R05UH0014EJ0600_ASICDMCB |
| LDタイプ | R05UH0015JJ0400_ASICDMCB | R05UH0015EJ0400_ASICDMCB | |
| LRタイプ | R05UH0011JJ0301_ASICDMCB | R05UH0011EJ0301_ASICDMCB | |
| スタティック・タイミング・アナライザ | スタティック・タイミング解析実行手順編（PrimeTime/TimeCraft） | A17664JJ6V0UM00 | A17664EJ3V0UM00 |
| LOCV検証実行手順編（PrimeTime/TimeCraft） | A20260JJ1V0UM00 | - | |
| Formal Verification | Formality インタフェース編 | A19783JJ1V0UM00 | - |
| Conformal-LEC インタフェース編 | A19832JJ1V0UM00 | - | |
| テスト容易化設計 | 手動結線テスト・バス設計 | A17104JJ1V0UM00 | A17104EJ1V0UM00 |
CB-55
| ドキュメント名 | 日本語 | 英語 | |
|---|---|---|---|
| 設計マニュアル | Lタイプ 製品データ編 | R05UH0013JJ0600_ASICDMCB | R05UH0013EJ0600_ASICDMCB |
| Lタイプ 回路設計編 | A20211JJ1V0DM00 | A20211EJ1V0DM00 | |
| Block Library | L Type （WIDE 1.2V） | - | A19128EJ4V0BL00 |
| メモリ・マクロ | Lタイプ | A19481JJ4V0DM00 | A19481EJ4V0DM00 |
| スタティック・タイミング・アナライザ | スタティック・タイミング解析実行手順編（PrimeTime/TimeCraft） | A17664JJ6V0UM00 | A17664EJ3V0UM00 |
| LOCV検証実行手順編（PrimeTime/TimeCraft） | A20260JJ1V0UM00 | - | |
| Formal Verification | Formality インタフェース編 | A19783JJ1V0UM00 | - |
| Conformal-LEC インタフェース編 | A19832JJ1V0UM00 | - | |
| テスト容易化設計 | 手動結線テスト・バス設計 | A17104JJ1V0UM00 | A17104EJ1V0UM00 |
CB-90
| ドキュメント名 | 日本語 | 英語 | |
|---|---|---|---|
| 設計マニュアル | Mタイプ 製品データ編 | A17900JJ4V0DM00 | A17900EJ4V0DM00 |
| Mタイプ 回路設計編 | A18903JJ1V2DM00 | A18903EJ1V2DM00 | |
| Lタイプ 製品データ編 | A17901JJ3V0DM00 | A17901EJ3V0DM00 | |
| Block Library | M Type （WIDE 1.0V） | - | A17270EJBV0BL00 |
| M Type （NARROW 1.0V） | - | A17355EJ6V0BL00 | |
| L Type （WIDE 1.2V） | - | A17474EJ4V0BL00 | |
| メモリ・マクロ | Mタイプ | A19049JJ4V2DM00 | A19049EJ4V2DM00 |
| Lタイプ | A19050JJ1V0DM00 | A19050EJ1V0DM00 | |
| データ・シート | A/Dコンバータ・コア | - | |
| D/Aコンバータ・コア | - | ||
| OPENCAD | 波形エディタ編 | A14954JJ2V0UM00 | A14954EJ2V0UM00 |
| デザイン・ルール・チェック 回路構成編（STADRC） | A14967JJ5V0UM00 | A14967EJ5V0UM00 | |
| デザイン・ルール・チェック回路制約編（GateDRC） | A16216JJ2V0UM00 | A16216EJ2V0UM00 | |
| シグナル・インテグリティ制約記述編 | A15882JJ2V0UM00 | A15882EJ2V0UM00 | |
| ユーティリティ編 | A17140JJ2V0UM00 | A17140EJ2V0UM00 | |
| OPC_VSHELL編 | A17226JJ1V0UM00 | A17226EJ1V0UM00 | |
| ロジック・シミュレーション | シミュレータ編 | A16885JJ5V0UM00 | A16885EJ4V0UM00 |
| スタティック・タイミング・アナライザ | PrimeTimeインタフェース編 | A14961JJ2V0UM00 | A14961EJ2V0UM00 |
| スタティック・タイミング解析実行手順編（Tiara） | A15858JJBV0UM00 | A15858EJ1V0UM00 | |
| スタティック・タイミング解析実行手順編（PrimeTime/TimeCraft） | A17664JJ6V0UM00 | A17664EJ3V0UM00 | |
| LOCV検証実行手順編（PrimeTime/TimeCraft） | A20260JJ1V0UM00 | - | |
| スタティック・タイミング・アナライザ Tiara編 | A16210JJ4V0UM00 | A16210EJ1V0UM00 | |
| スタティック・タイミング・アナライザ OPC_Tiara編 | A18171JJ1V0UM00 | - | |
| 論理合成 | Design Compilerインタフェース編 | A17319JJ4V0UM00 | A17319EJ2V0UM00 |
| 形式検証 | Formalityインタフェース編 | A14968JJ4V0UM00 | A14968EJ4V0UM00 |
| Conformal-LECインタフェース編 | A16234JJ4V0UM00 | A16234EJ4V0UM00 | |
| テスト容易化設計 | TESTACT使用説明書 回路仕様編 （Lタイプのみ） | A17891JJ3V0UM00 | - |
| 手動結線テスト・バス設計 | A17104JJ1V0UM00 | A17104EJ1V0UM00 | |
| TESTACT使用説明書 | A17464JJ4V0UM00 | A17464EJ4V0UM00 | |
| テスタ・インタフェース | テスト・ベクタ編 | A14966JJ7V0UM00 | A14966EJ7V0UM00 |
CB-12
| ドキュメント名 | 日本語 | 英語 | |
|---|---|---|---|
| 設計マニュアル | L/Mタイプ 製品データ編 | A14937JJ6V0DM00 | A14937EJ6V0DM00 |
| L/Mタイプ 回路設計編 | A15135JJ5V1DM00 | A15135EJ5V1DM00 | |
| Block Library | L/M Type （CMOS 1.5V） | - | A15353EJ5V0BL00 |
| L/M Type （TTL 1.5V） | - | A15354EJ3V0BL00 | |
| メモリ・マクロ | Lタイプ | A16458JJ2V0DM00 | A16458EJ2V0DM00 |
| Mタイプ | A16730JJ3V0DM00 | A16730EJ3V0DM00 | |
| アナログ・マクロ シリーズ共通 | PLL搭載セルベースIC | A15508JJ5V0DM00 | A15508EJ5V0DM00 |
| DAC搭載セルベースIC 回路設計編 | A15698JJ3V0DM00 | A15698EJ3V0DM00 | |
| ADC搭載セルベースIC 回路設計編 | A16347JJ3V0DM00 | A16347EJ3V0DM00 | |
| OPENCAD | 波形エディタ編 | A14954JJ2V0UM00 | A14954EJ2V0UM00 |
| デザイン・ルール・チェック 回路構成編（STADRC） | A14967JJ5V0UM00 | A14967EJ5V0UM00 | |
| デザイン・ルール・チェック回路制約編（GateDRC） | A16216JJ2V0UM00 | A16216EJ2V0UM00 | |
| シグナル・インテグリティ制約記述編 | A15882JJ2V0UM00 | A15882EJ2V0UM00 | |
| ユーティリティ編 | A17140JJ2V0UM00 | A17140EJ2V0UM00 | |
| OPC_VSHELL編 | A17226JJ1V0UM00 | A17226EJ1V0UM00 | |
| ロジック・シミュレーション | シミュレータ編 | A16885JJ5V0UM00 | A16885EJ4V0UM00 |
| スタティック・タイミング・アナライザ | PrimeTimeインタフェース編 | A14961JJ2V0UM00 | A14961EJ2V0UM00 |
| スタティック・タイミング解析実行手順編（Tiara） | A15858JJBV0UM00 | A15858EJ1V0UM00 | |
| スタティック・タイミング解析実行手順編（PrimeTime/TimeCraft） | A17664JJ6V0UM00 | A17664EJ3V0UM00 | |
| LOCV検証実行手順編（PrimeTime/TimeCraft） | A20260JJ1V0UM00 | - | |
| スタティック・タイミング・アナライザ Tiara編 | A16210JJ4V0UM00 | A16210EJ1V0UM00 | |
| スタティック・タイミング・アナライザ OPC_Tiara編 | A18171JJ1V0UM00 | - | |
| 回路図エディタ | Vdraw編 | A14953JJ2V0UM00 | A14953EJ2V0UM00 |
| 論理合成 | Design Compilerインタフェース編 | A17319JJ4V0UM00 | A17319EJ2V0UM00 |
| 形式検証 | Formalityインタフェース編 | A14968JJ4V0UM00 | A14968EJ4V0UM00 |
| Conformal-LECインタフェース編 | A16234JJ4V0UM00 | A16234EJ4V0UM00 | |
| テスト容易化設計 | RobustSCAN | A16728JJ4V0UM00 | A16728EJ4V0UM00 |
| TESTACT使用説明書 回路仕様編 | A17891JJ3V0UM00 | - | |
| 手動結線テスト・バス設計 | A17104JJ1V0UM00 | A17104EJ1V0UM00 | |
| TESTACT使用説明書 | A17464JJ4V0UM00 | A17464EJ4V0UM00 | |
| テスタ・インタフェース | テスト・ベクタ編 | A14966JJ7V0UM00 | A14966EJ7V0UM00 |
