V850ES/SG2, V850ES/SJ2

特長：

動作電圧： 3.0 - 3.6 V
最高動作周波数： 20 MHz
ROM容量：

• マスクROM：256 KB - 640 KB
• フラッシュ・メモリ：384 KB - 640 KB

RAM容量： 24 KB - 48 KB
パッケージ： 100ピン/144ピン・プラスチック QFP
最小命令実行時間： 50 ns (メイン・クロック (fXX) = 20 MHz動作時)
汎用レジスタ： 32ビット×32本
CPUの特徴：

• 符号付き乗算 (16 x 16 -> 32)： 1 - 2クロック
• 符号付き乗算 (32 x 32 -> 64)： 1 - 5クロック
• 飽和演算 （オーバフロー／アンダフロー検出機能付き）
• 32-ビット・シフト命令： 1 クロック
• ビット操作命令
• ロング／ショート形式を持つロード／ストア命令

メモリ空間：

• 64 MBリニア・アドレス空間（プログラム／データ共用）
• 外部拡張：4 MBまで可能

外部バス・インタフェース：

• セパレート・バス/マルチプレクス・バス出力選択機能
• 8/16ビット・データ・バス・サイジング機能
• ウエイト機能 (プログラマブル・ウエイト機能, 外部ウエイト機能)
• アイドル・ステート機能
• バス・ホールド機能

割り込み／例外：

• ノンマスカブル割り込み： 2 要因
• マスカブル割り込み： 54/55/58/59/60/63/64/67/68 要因
• ソフトウエア例外 ： 32 要因
• 例外トラップ： 2 要因

I/Oポート： 84
タイマ機能：

• 16ビット・インターバル・タイマ M (TMM)： 1 チャネル
• 16ビット・タイマ／イベント・カウンタ P (TMP)： 6/9 チャネル
• 16ビット・タイマ／イベント・カウンタ Q (TMQ)： 1 チャネル
• 時計用タイマ： 1 チャネル
• ウォッチドッグ・タイマ： 1 チャネル

リアルタイム出力ポート： 6 ビット x 2 チャネル
シリアル・インタフェース：

• アシンクロナス・シリアル・インタフェース A (UARTA)
• 3線式可変長シリアル・インタフェース B (CSIB)
• I2Cバス・インタフェース(I2C) (I2Cバス内蔵品（Y品）のみ)
• UARTA/CSIB： 1 チャネル
• UARTA/I2C： 2 チャネル
• CSIB/I2C： 1 チャネル
• CSIB： 3/4 チャネル
• UARTA： 0/1 チャネル

IEBusコントローラ： 1 チャネル (IEBusコントローラ内蔵品のみ)
CANコントローラ： 1 チャネル (CANコントローラ内蔵品のみ)
A/Dコンバータ： 10ビット分解能： 12/16 チャネル
D/Aコンバータ： 8ビット分解能： 2 チャネル
DMAコントローラ ： 4 チャネル
CRC機能： 8ビット単位のデータに対して16ビットの誤り検出用コードを生成
オンチップ・デバッグ機能： JTAGインタフェース（フラッシュ・メモリ内蔵品のみ）
ROMコレクション： 4箇所修正可能
クロック・ジェネレータ：

• メイン・クロック／サブクロック動作
• CPUクロック7段階 (fXX, fXX/2, fXX/4, fXX/8, fXX/16, fXX/32, fXT)
• クロック・スルー・モード/PLLモード選択可

内蔵発振クロック： 200 kHz (TYP.)
パワー・セーブ機能： HALT/IDLE1/IDLE2/STOP/サブクロック/サブIDLEモード