V850E/IA2

特長：

電源電圧: 4.5 - 5.5 V
最高動作周波数: 40 MHz
ROM容量: V850E/IA3 128 KB マスクROM, 128 KB フラッシュ・メモリ/ V850E/IA4 128 - 256
KB マスクROM, 128 KB フラッシュ・メモリ
RAM容量: V850E/IA3 6 KB/ V850E/IA4 6 - 12 KB
パッケージ: 100ピン プラスチック LQFP パッケージ
命令数: 80
最小命令実行時間: 25 ns (内部 40 MHz 動作時)
汎用レジスタ: 32ビット x 32本
インストラクション・セット (V850E1 CPU):

• 符号付き乗算 (32ビット x 32ビット -> 64ビット): 1/2クロック
• 飽和演算命令 (オーバフロー／アンダフロー検出機能付き)
• 32-ビット・シフト命令: 1クロック
• ビット操作命令
• ロング／ショート形式を持つロード／ストア命令
• 符号付きロード命令

メモリ空間:

• 4 MB リニア・アドレス空間 (プログラム／データ共有)
• チップ・セレクト出力機能: 8空間
• メモリ・ブロック分割機能:  2, 4, 8 MB/ブロック
• プログラマブル・ウエイト機能
• アイドル・ステート挿入機能

外部バス・インタフェース:

• 16ビット・データ・バス（アドレス／データ・マルチプレクス）
• 16/8ビット・ バス・サイジング機能
• 外部ウエイト機能

割り込み／例外:

• 外部割り込み： 16 (NMI含む)
• 内部割り込み: 42要因
• 例外: 1要因
• 8レベルの優先順位指定可能

DMAコントローラ : 4チャネル構成

• 転送単位: 8 ビット/16 ビット
• 最大転送回数: 65,536
• 転送タイプ:  2サイクル転送
• 転送モード: シングル転送／シングルステップ転送／ブロック転送
• 転送対象: メモリ <-> メモリ, メモリ <-> I/O, I/O <-> I/O
• 転送要求: 内蔵周辺I/O, software
• ネクスト・アドレス設定機能

入出力ポート: 入力ポート 6 , 入出力ポート 47
タイマ／カウンタ機能:

• 3相正弦波PWMインバータ制御用16ビット・タイマ: 2チャネル
• 2相エンコーダ入力用16ビット・アップ/ダウン・カウンタ／タイマ: 1チャネル
• 汎用16ビット・タイマ／カウンタ: 2チャネル
• 汎用16ビット・タイマ／イベント・カウンタ: 1チャネル
• 16ビット・インターバル・タイマ: 1チャネル

シリアル・インタフェース:

• アシンクロナス・シリアル・インタフェース (UART): 2チャネル
• クロック同期式シリアル・インタフェース (CSI): 2チャネル

NBD (Non Break Debug) 機能: 1チャネル (µPD70F3116 only)

• RAMモニタ機能
• イベント検出機能

10ビット分解能 A/Dコンバータ: 6チャネル + 8チャネル(2ユニット)
レギュレータ: 内部CPU用，周辺インタフェース用の2電源を用意する必要なし
N-chトランジスタ（2SD1950（VL規格品，面実装タイプ），または2SD1581（自立タイプ）を
推奨）を接続することで5 V単一電源のシステム構成が可能 3.3 V電源を別に用意できる場合は，直接REGIN端子に接続が可能
クロック・ジェネレータ:

• PLLクロック・シンセサイザによる逓倍機能（1, 2.5, 5, 10逓倍）
• 外部クロック入力による2分周機能

パワー・セーブ機能: HALT／IDLE／ソフトウエアSTOPモード
CMOS構造： 完全スタティック回路