V850E2/Mx4

特長：

電源電圧： VDD = 3.0 - 3.6 V
最高動作周波数 200 MHz
ROM容量 1MB - 2MBフラッシュ・メモリ
RAM容量

• シングルコア製品 (µPD70F3510, µPD70F3512) : 64 KB
• デュアルコア製品(µPD70F3514, µPD70F3515) : 2 x 64 KB

パッケージ:304 ピン・プラスチックFBGA（19x19）
最小命令実行時間:5.0 ns（内部200 MHz 動作時）
命令セット:V850E2M

• 2 ウエイ・スーパースカラを採用した7段パイプライン制御
• 汎用レジスタ : 32 ビット x 32本
• ANSI/IEEE 標準規格754-1985に準拠したFPU搭載
• CPU を最大で2 個搭載

フラッシュ・メモリ

• シングルコア製品 : 1 Mバイト
• デュアルコア製品 : 1 Mバイト/2 M バイト

フラッシュ・キャッシュ

• シングルコア製品 : 16 Kバイト（4 ウエイ・セット・アソシアティブ）
• デュアルコア製品 : 16 Kバイト （4 ウエイ・セット・アソシアティブ） x 2

内蔵RAM

• シングルコア製品 : 64 Kバイト
• デュアルコア製品 : 64 Kバイト x 2

Hバス共有メモリ:64 Kバイト
クロック・ジェネレータ : PLL による20逓倍機能
外部バス・インタフェース:2 系統のメモリ・コントローラを搭載

• プライマリ・メモリ・コントローラ（SRAM/SDRAM 接続可能）
• セカンダリ・メモリ・コントローラ（SRAM/SDRAM 接続可能）

割り込み／例外

• シングルコア製品：ノンマスカブル割り込み（外部1要因, 内部1要因），マスカブル割り込み（外部27要因, 内部189要因/199要因）
• デュアルコア製品：ノンマスカブル割り込み（外部1要因, 内部2要因），マスカブル割り込み（外部28要因, 内部203要因）
• 16レベルのプログラマブル優先順位制御

DMA

• DMA コントローラ : 16 ch
• DTS : 最大128 ch

I/O

• 入力:7本, 入出力:181本

タイマ

• 16 ビット・タイマ・アレイ : 16 ch x 4 ユニット
• 32 ビット・タイマ・アレイ : 4 ch x 1 ユニット
• 16 ビット・エンコーダ・タイマ : 2 ch
• OS タイマ : 1 ch（シングルコア製品）／ 2 ch（デュアルコア製品）
• ウォッチドッグ・タイマ :1ch（シングル・コア製品）/2 ch（デュアルコア製品）

シリアル・インタフェース

• アシンクロナス・シリアル・インタフェースUART : 6 ch
• クロック同期式シリアル・インタフェースCSI : 6 ch
• アシンクロナス・シリアル・インタフェースUART(FIFO) : 4 ch
• クロック同期式シリアル・インタフェースCSI(FIFO) : 4 ch
• I2C : 6 ch
• CAN : 2 ch
• USB ファンクション・コントローラ : 1 ch
• USB ホスト・コントローラ : 1 ch
• イーサネット・コントローラ : 1 ch

A/D コンバータ

• 10 ビット分解能A/D コンバータ : 12 ch（A/D コンバータ用電源5.0V 時は12 ビット分解能）

CMOS構造:完全スタティック回路