SH7652

特長：

• SH2A-FPU　（倍精度浮動小数点ユニット内蔵）(ルネサスオリジナルSuperH 32ビット RISC)
• 命令キャッシュメモリ8Kバイト、オペランドキャッシュメモリ8Kバイト
  • 4ウェイセットアソシアティブ方式
• 内蔵RAM(32kB)
• 著作権保護対応機能
  • 暗号アルゴリズム（AES/DES/3DES/MUGI）：1ブロック処理も可能
  • ハッシュアルゴリズム（SHA-1/SHA-224/SH-256）
  • メッセージ認証コード生成（HMAC-SHA-1/HMAC-SHA-224/HMAC-SH-256）
  • ディスクリプタ機能内蔵専用DMAコントローラ×2チャネル
  • TTS（Time stamped Transport Stream）パケット解析
  • ProMPEG方式Forward Error Correction機能
• 動画像ストリームインタフェース×2チャネル
  • 双方向シリアル転送
• Ethernetコントローラ用の専用DMAC(E-DMAC)
  • EtherC受信FIFOから受信バッファへの転送用×1チャネル
  • 送信バッファからEtherC送信FIFOへの転送用×1チャネル
  • 16バイト バースト転送が可能
• Ethernetコントローラ(MAC *1:IEEE802,3u準拠）
  • CSMA/CD方式のリンク管理
  • TCP/IPのチェックサムアクセラレータ機能内蔵
  • データフレーム組立／分解、CRC処理
    MII**標準規格に対応、Magic Packet TM***
• USB2.0ホスト／ファンクションモジュール　×1チャネル
  • High Speed/Full Speed/Low Speedに対応
  • Hub機能対応
• ホストインタフェース(HIF)
  • High Speed/Full Speed/Low Speedに対応
  • 外部デバイスに対して割り込み要求可能
  • 本LSIのCPUに対して内部割込み要求可能
  • 外部デバイスがバッファRAMに命令コードをあらかじめ格納しておくことで、バッファRAMからブート可能
• 周辺機能
  • FIFO付きシリアルコミュニケーションインターフェース×3ch
  • シリアルサウンドインタフェース（SSI）×2チャネル
  • I²Cバスインタフェース（I²C）×1チャネル
  • SDホストインタフェース（SDHI）×1チャネル
  • コンペアマッチタイマ（CMT）×2ch
  • ウォッチドッグタイマ（WDT）×1ch
  • クロック発振器(CPG)：逓倍PLL内蔵
  • I/Oポート
• パワーマネジメント機構
  • スリープ／スタンバイ／モジュールスタンバイ機能サポート
    *: DTCP-IP規格: DTLA(Digital Transmission Licensing Administrator)により規格化されたIPネットワーク上のコンテンツ保護のための規格です。
    *: MAC: Media Access Controller :
    MII: Media Independence Interface :
    Magic Packetは米国AMD, Inc.の登録商標です。