概要:
SH7619は、SH-2をCPUコアとしたEthernetコントローラを1チャネル内蔵した製品です。
CPUの最大動作周波数は125MHzで163MIPSの性能を発揮します。
またPHYを1チップ化しているため外部にPHYを外付けする必要がなくなります。 SH-2コアの命令セットはSH-1の上位互換です。
低消費電力や小パッケージ化を追求し端末向けなどのシステムに最適です。
またホストインターフェース機能を搭載しているため、上位のCPUとインタフェースを容易に形成することができます。
なおホストインタフェースのブートモードを活用することによりSH7619専用の外部フラッシュメモリを削除することができ、コスト低減に貢献します。
特長:
- SH-2(ルネサスオリジナルSuperH 32ビット RISC)
-
命令/データ混在キャッシュ(16kB)
- 4ウェイセットアソシアティブ方式
- 内蔵RAM(16kB)
-
Ethernetコントローラ用の専用DMAC(E-DMAC)
- EtherC受信FIFOから受信バッファへの転送用×1チャネル
- 送信バッファからEtherC送信FIFOへの転送用×1チャネル
- 16バイト バースト転送が可能
-
Ethernetコントローラ(MAC
*1:IEEE802,3u準拠)
- CSMA/CD方式のリンク管理
- データフレーム組立/分解、CRC処理
- MII**標準規格に対応、Magic Packet TM***
- Ethernet物理層(PHY)内蔵
-
ホストインタフェース(HIF)
- 1KB×2バンク:計2KBのバッファRAM内蔵
- 外部デバイスに対して割り込み要求可能
- 本LSIのCPUに対して内部割込み要求可能
- 外部デバイスがバッファRAMに命令コードをあらかじめ格納しておくことで、バッファRAMからブート可能
-
周辺機能
- イーサネットコントローラ:1ch
- イーサネットコントローラ専用DMAC:2ch
- ホストインタフェース機能(1KB×2バンク)
- FIFO付きシリアルコミュニケーションインターフェース:3ch
- コンペアマッチタイマ:2ch
- ウォッチドッグタイマ:1ch
- クロック発振器(CPG):逓倍PLL内蔵
- I/Oポート
-
パワーマネジメント機構
-
スリープ/スタンバイ/モジュールスタンバイ機能サポート
*: MAC: Media Access Controller: MII: Media Independence Interface : Magic Packetは米国AMD, Inc.の登録商標です。
-
スリープ/スタンバイ/モジュールスタンバイ機能サポート
応用:
- 民生機器:DVDレコーダ、薄型テレビ、オーディオコンポ、プリンタ、複写機
- 産業機器:FA機器、シーケンサ、監視カメラ
e-ラーニング
セミナー
製品ラインアップ:
読み込み中です...
Japan 日本語



