SH7214, SH7216

SH7214, SH7216 仕様概要

項　目	仕　様
内蔵メモリ	SH7216 ： ROM/1MB、RAM/128KB 単一電源によるフラッシュメモリの書換え/消去が可能
CPU	ルネサスオリジナル・アーキテクチャを採用内部32ビット構成汎用レジスタアーキテクチャ汎用レジスタ　　　　　　32ビット×16本コントロールレジスタ　 32ビット×3本システムレジスタ　　　 32ビット×4本 RISC(Reduced Instruction Set Computer)タイプの命令セット命令長：16ビット固定長による、コード効率の向上ロードストアアーキテクチャ(基本演算はレジスタ間で実行) 遅延分岐命令の採用で、分岐時のパイプラインの乱れを軽減Ｃ言語指向の命令セット命令実行時間　1命令／1サイクル(200MHz動作時：5ns／命令) アドレス空間　アーキテクチャ上は4GB 乗算器内蔵 32×32→64乗算を2～5サイクル実行 32×32＋64→64積和演算を2～5サイクル実行パイプライン　5段パイプライン方式ハーバードアーキテクチャ
FPU （SH7216のみ）	浮動小数点コプロセッサ内蔵単精度(32ビット)および倍精度(64ビット)をサポート IEEE754に準拠したデータタイプおよび例外をサポート丸めモード：近傍および0方向への丸め非正規化数の扱い：0への切り捨て浮動小数点レジスタ 16本の32ビット浮動小数点レジスタ (単精度×16ワードまたは倍精度×8ワード) 2本の32ビット浮動小数点システムレジスタ FMAC（乗算およびアキュムレート）命令をサポート FDIV（除算）/FSQRT（平方根）命令をサポート FLDI0/FLDI1(ロード定数 0/1)命令をサポート命令実行時間レイテンシ（FMAC/FADD/FSUB/FMUL）：3サイクル(単精度）、8サイクル（倍精度）ピッチ（FMAC/FADD/FSUB/FMUL）：1サイクル（単精度）、6サイクル（倍精度） 5段パイプライン
動作モード	動作モード拡張・ROM有効モードシングルチップモード処理状態プログラム実行状態例外処理状態バス権開放状態低消費電力状態スリープモードソフトウェアスタンバイモードモジュールスタンバイモード
クロックパルス発振器 (CPG)	クロックモードは、入力クロックを外部入力(EXTAL)または水晶発振子から選択可能内蔵PLL回路により入力クロックを最大８逓倍することが可能 5種類のクロックを生成 CPUクロック：200MHz(max) バスクロック：50MHz(max) 周辺クロック：50MHz(max) MTU2S専用クロック：100MHz(max) AD変換器専用クロック：50MHz(max) パワーダウンモードのサポートスリープモードソフトウェアスタンバイモードモジュールスタンバイモード
ウォッチドッグタイマ (WDT)	1 チャネルのウォッチドッグタイマカウンタのオーバーフローにより本LSIにリセットをかけることが可能
割り込みコントローラ (INTC)	9本の外部割り込み端子(NMI,IRQ7～IRQ0)をサポート内蔵周辺割り込みは、モジュールごとの優先順位を設定可能 16レベルの優先順位設定が可能レジスタバンクにより割込み処理に伴うレジスタの退避／復帰を高速に行うことが可能
ユーザブレークコントローラ (UBC)	ブレークチャネル×4チャネルアドレス、データ値、アクセス形式、およびデータサイズをブレーク条件として設定可能
バスステートコントローラ (BSC)	アドレス空間はそれぞれ最大64Mバイトの8つの領域をサポート外部バス8ビット、16ビット、32ビットデータアクセスのビッグエンディアン／リトルエンディアンをサポートアクセスウェイトサイクル数を設定可能アイドルウェイトサイクル数を設定可能 SDRAM オートリフレッシュおよびセルフリフレシュモードをサポートバーストアクセス機能
データトランスファコントローラ (DTC)	周辺I/O の割り込み要求により、CPU と独立したデータ転送が可能割り込み要因ごとに転送モードを設定可能 (メモリ上に転送モードを設定) 1 つの起動要因に対して、複数のデータ転送が可能豊富な転送モードノーマルモード／リピートモード／ブロック転送モードの選択可能転送単位をバイト／ワード／ロングワードに設定可能 DTC を起動した割り込みをCPU に要求 1回のデータ転送の終了後に、CPU に対する割り込みを発生可能指定したデータ転送のすべての終了後に、CPU に割り込みを発生可能
ダイレクトメモリアクセスコントローラ (DMAC)	8チャネル、うち4チャネルは外部リクエスト可能内蔵周辺モジュールから起動することが可能バーストモードおよびサイクルスチールモードインタミッテントモードをサポート（16/64サイクル）転送情報を自動的にリロードすることが可能
マルチファンクションタイマパルスユニット2 (MTU2)	インバータ制御用にノンオーバラップ期間を持った3相PWM出力が可能最大16本のパルス入出力、3本のパルス入力が可能各チャネルごとに8種類のカウンタ入力クロックを選択可能チャネル0,3,4はバッファ動作を設定可能チャネル1,2は各々独立に位相計数モードを設定可能カスケード接続動作レジスタの自動転送が可能 A/D変換器の変換スタートトリガを生成可能
マルチファンクションタイマパルスユニット2S (MTU2S)	インバータ制御用にノンオーバラップ期間を持った3相PWM出力が可能最大100MHzで動作可能最大8本のパルス入出力、3本のパルス入力が可能各チャネルごとに8種類のカウンタ入力クロックを選択可能バッファ動作を設定可能レジスタの自動転送が可能 A/D変換器の変換スタートトリガを生成可能
コンペアマッチタイマ (CMT)	2チャネル16ビットタイマ 4種類のクロック選択可能
シリアルコミュニケーションインタフェース (SCI)	4チャネル調歩同期/クロック同期式モード選択が可能送受信を同時に行うことが可能(全二重通信) 専用のボーレートジェネレータ内蔵
FIFO内蔵シリアルコミュニケーションインタフェース (SCIF)	1チャネル調歩同期/クロック同期式モード選択が可能送受信を同時に行うことが可能(全二重通信) 専用のボーレートジェネレータ内蔵送受信用FIFOそれぞれ16バイト内蔵
ルネサスシリアルペリフェラルインタフェース (RSPI)	1チャネルマスタモードとスレーブモード選択可能標準モード双方向モードが選択可能送受信データ長を8/16/32ビットから選択可能送受信を同時に行うことが可能（全二重）連続シリアル通信が可能
ユニバーサルシリアルバス (USB)	USB規格 Ver2.0のフルスピードモード(12Mbps)をサポートバストランシーバ回路内蔵標準コマンドをハードウェアで自動処理可能 3種類の転送モードをサポート（コントロール転送、バルク転送、インタラプト転送）割込み要因27種類 DMA転送インタフェース EP1～EP9：任意にバルクイン/バルクアウト/インタラプトインに割り当て可能バルクイン：64バイト×2、バルクアウト：64バイト×2、インタラプトイン：16バイト
イーサネットコントローラ (EtherC)	MAC(Media Access Control 機能) データフレームの組み立て／分解(IEEE802.3準拠フレーム形式) CSMA/CD方式のリンク管理（衝突回避、衝突発生時の処理） CRC処理 FIFO内蔵（送信用、受信用それぞれ2Kバイト）全二重送受信サポートショートパケット、ロングパケットの送受信 MII(Media Independent Interface)標準規格に対応 MAC層からの8ビットデータストリームをMIIニブルストリーム(2ビット)に変換ステーション管理（STA機能） 18本のTTLレベル信号転送レート：10/100Mbps Magic Packet(WOL (Wake On Lan)出力あり)
イーサネットコントローラ用DMAC (E-DMAC)	ディスクリプタ管理方式によるCPU負荷の軽減 EtherC受信FIFOから受信バッファへの転送用×1チャネル送信バッファからEtherC送信FIFOへの転送用×1チャネル 32バイトバースト転送可能によるシステムバスの効率使用シングルフレーム、マルチバッファ対応可能
コントローラエリアネットワーク (RCAN-ET)	CANバージョン：Bosch2.0B active対応バッファサイズ：送信／受信×15本、受信専用×1本 1チャネル
I²Cバスインタフェース3 (IIC3)	1チャネルマスタモードとスレーブモード選択可能
I/Oポート	102本の汎用入出力端子と、8本の汎用入力端子
A/D変換器	2モジュール分解能：12ビット入力：8チャネル 3チャネル同時サンプリング外部トリガ／タイマトリガによるA/D変換の起動が可能

項　目	仕　様
内蔵メモリ	SH7216 ： ROM/1MB、RAM/128KB 単一電源によるフラッシュメモリの書換え/消去が可能
CPU	ルネサスオリジナル・アーキテクチャを採用内部32ビット構成汎用レジスタアーキテクチャ汎用レジスタ　　　　　　32ビット×16本コントロールレジスタ　 32ビット×3本システムレジスタ　　　 32ビット×4本 RISC(Reduced Instruction Set Computer)タイプの命令セット命令長：16ビット固定長による、コード効率の向上ロードストアアーキテクチャ(基本演算はレジスタ間で実行) 遅延分岐命令の採用で、分岐時のパイプラインの乱れを軽減Ｃ言語指向の命令セット命令実行時間　1命令／1サイクル(200MHz動作時：5ns／命令) アドレス空間　アーキテクチャ上は4GB 乗算器内蔵 32×32→64乗算を2～5サイクル実行 32×32＋64→64積和演算を2～5サイクル実行パイプライン　5段パイプライン方式ハーバードアーキテクチャ
FPU （SH7216のみ）	浮動小数点コプロセッサ内蔵単精度(32ビット)および倍精度(64ビット)をサポート IEEE754に準拠したデータタイプおよび例外をサポート丸めモード：近傍および0方向への丸め非正規化数の扱い：0への切り捨て浮動小数点レジスタ 16本の32ビット浮動小数点レジスタ (単精度×16ワードまたは倍精度×8ワード) 2本の32ビット浮動小数点システムレジスタ FMAC（乗算およびアキュムレート）命令をサポート FDIV（除算）/FSQRT（平方根）命令をサポート FLDI0/FLDI1(ロード定数 0/1)命令をサポート命令実行時間レイテンシ（FMAC/FADD/FSUB/FMUL）：3サイクル(単精度）、8サイクル（倍精度）ピッチ（FMAC/FADD/FSUB/FMUL）：1サイクル（単精度）、6サイクル（倍精度） 5段パイプライン
動作モード	動作モード拡張・ROM有効モードシングルチップモード処理状態プログラム実行状態例外処理状態バス権開放状態低消費電力状態スリープモードソフトウェアスタンバイモードモジュールスタンバイモード
クロックパルス発振器 (CPG)	クロックモードは、入力クロックを外部入力(EXTAL)または水晶発振子から選択可能内蔵PLL回路により入力クロックを最大８逓倍することが可能 5種類のクロックを生成 CPUクロック：200MHz(max) バスクロック：50MHz(max) 周辺クロック：50MHz(max) MTU2S専用クロック：100MHz(max) AD変換器専用クロック：50MHz(max) パワーダウンモードのサポートスリープモードソフトウェアスタンバイモードモジュールスタンバイモード
ウォッチドッグタイマ (WDT)	1 チャネルのウォッチドッグタイマカウンタのオーバーフローにより本LSIにリセットをかけることが可能
割り込みコントローラ (INTC)	9本の外部割り込み端子(NMI,IRQ7～IRQ0)をサポート内蔵周辺割り込みは、モジュールごとの優先順位を設定可能 16レベルの優先順位設定が可能レジスタバンクにより割込み処理に伴うレジスタの退避／復帰を高速に行うことが可能
ユーザブレークコントローラ (UBC)	ブレークチャネル×4チャネルアドレス、データ値、アクセス形式、およびデータサイズをブレーク条件として設定可能
バスステートコントローラ (BSC)	アドレス空間はそれぞれ最大64Mバイトの8つの領域をサポート外部バス8ビット、16ビット、32ビットデータアクセスのビッグエンディアン／リトルエンディアンをサポートアクセスウェイトサイクル数を設定可能アイドルウェイトサイクル数を設定可能 SDRAM オートリフレッシュおよびセルフリフレシュモードをサポートバーストアクセス機能
データトランスファコントローラ (DTC)	周辺I/O の割り込み要求により、CPU と独立したデータ転送が可能割り込み要因ごとに転送モードを設定可能 (メモリ上に転送モードを設定) 1 つの起動要因に対して、複数のデータ転送が可能豊富な転送モードノーマルモード／リピートモード／ブロック転送モードの選択可能転送単位をバイト／ワード／ロングワードに設定可能 DTC を起動した割り込みをCPU に要求 1回のデータ転送の終了後に、CPU に対する割り込みを発生可能指定したデータ転送のすべての終了後に、CPU に割り込みを発生可能
ダイレクトメモリアクセスコントローラ (DMAC)	8チャネル、うち4チャネルは外部リクエスト可能内蔵周辺モジュールから起動することが可能バーストモードおよびサイクルスチールモードインタミッテントモードをサポート（16/64サイクル）転送情報を自動的にリロードすることが可能
マルチファンクションタイマパルスユニット2 (MTU2)	インバータ制御用にノンオーバラップ期間を持った3相PWM出力が可能最大16本のパルス入出力、3本のパルス入力が可能各チャネルごとに8種類のカウンタ入力クロックを選択可能チャネル0,3,4はバッファ動作を設定可能チャネル1,2は各々独立に位相計数モードを設定可能カスケード接続動作レジスタの自動転送が可能 A/D変換器の変換スタートトリガを生成可能
マルチファンクションタイマパルスユニット2S (MTU2S)	インバータ制御用にノンオーバラップ期間を持った3相PWM出力が可能最大100MHzで動作可能最大8本のパルス入出力、3本のパルス入力が可能各チャネルごとに8種類のカウンタ入力クロックを選択可能バッファ動作を設定可能レジスタの自動転送が可能 A/D変換器の変換スタートトリガを生成可能
コンペアマッチタイマ (CMT)	2チャネル16ビットタイマ 4種類のクロック選択可能
シリアルコミュニケーションインタフェース (SCI)	4チャネル調歩同期/クロック同期式モード選択が可能送受信を同時に行うことが可能(全二重通信) 専用のボーレートジェネレータ内蔵
FIFO内蔵シリアルコミュニケーションインタフェース (SCIF)	1チャネル調歩同期/クロック同期式モード選択が可能送受信を同時に行うことが可能(全二重通信) 専用のボーレートジェネレータ内蔵送受信用FIFOそれぞれ16バイト内蔵
ルネサスシリアルペリフェラルインタフェース (RSPI)	1チャネルマスタモードとスレーブモード選択可能標準モード双方向モードが選択可能送受信データ長を8/16/32ビットから選択可能送受信を同時に行うことが可能（全二重）連続シリアル通信が可能
ユニバーサルシリアルバス (USB)	USB規格 Ver2.0のフルスピードモード(12Mbps)をサポートバストランシーバ回路内蔵標準コマンドをハードウェアで自動処理可能 3種類の転送モードをサポート（コントロール転送、バルク転送、インタラプト転送）割込み要因27種類 DMA転送インタフェース EP1～EP9：任意にバルクイン/バルクアウト/インタラプトインに割り当て可能バルクイン：64バイト×2、バルクアウト：64バイト×2、インタラプトイン：16バイト
イーサネットコントローラ (EtherC)	MAC(Media Access Control 機能) データフレームの組み立て／分解(IEEE802.3準拠フレーム形式) CSMA/CD方式のリンク管理（衝突回避、衝突発生時の処理） CRC処理 FIFO内蔵（送信用、受信用それぞれ2Kバイト）全二重送受信サポートショートパケット、ロングパケットの送受信 MII(Media Independent Interface)標準規格に対応 MAC層からの8ビットデータストリームをMIIニブルストリーム(2ビット)に変換ステーション管理（STA機能） 18本のTTLレベル信号転送レート：10/100Mbps Magic Packet(WOL (Wake On Lan)出力あり)
イーサネットコントローラ用DMAC (E-DMAC)	ディスクリプタ管理方式によるCPU負荷の軽減 EtherC受信FIFOから受信バッファへの転送用×1チャネル送信バッファからEtherC送信FIFOへの転送用×1チャネル 32バイトバースト転送可能によるシステムバスの効率使用シングルフレーム、マルチバッファ対応可能
コントローラエリアネットワーク (RCAN-ET)	CANバージョン：Bosch2.0B active対応バッファサイズ：送信／受信×15本、受信専用×1本 1チャネル
I²Cバスインタフェース3 (IIC3)	1チャネルマスタモードとスレーブモード選択可能
I/Oポート	102本の汎用入出力端子と、8本の汎用入力端子
A/D変換器	2モジュール分解能：12ビット入力：8チャネル 3チャネル同時サンプリング外部トリガ／タイマトリガによるA/D変換の起動が可能