| パッケージ |
|
CPU |
- H8/300 CPU およびH8/300H CPU の上位互換
- H8/300 およびH8/300H CPU オブジェクトプログラムを実行可能
- 汎用レジスタ方式
- 16 ビット×16 本（8 ビット×16 本、32 ビット×8 本としても使用可能）
- 69 種類の基本命令
- 8／16／32 ビット演算命令
- 乗除算命令
- 強力なビット操作命令
- 積和演算命令
- 8 種類のアドレッシングモード
- レジスタ直接（Rn）
- レジスタ間接（@ERn）
- ディスプレースメント付きレジスタ間接（@(d:16,ERn)／@(d:32,ERn)）
- ポストインクリメント／プリデクリメントレジスタ間接（@ERn+／@-ERn）
- 絶対アドレス（@aa:8／@aa:16／@aa:24／@aa:32）
- イミディエイト（#xx:8／#xx:16／#xx:32）
- プログラムカウンタ相対（@(d:8,PC)／@(d:16,PC)）
- メモリ間接（@@aa:8）
- 16M バイトのアドレス空間
- プログラム：16M バイト
- データ：16M バイト（アーキテクチャ上は4G バイト）
- 高速動作
- 頻出命令をすべて1～2 ステートで実行
- 最高動作周波数：20MHz
- 8／16／32 ビットレジスタ間加減算：50ns
- 8×8 ビットレジスタ間乗算：150ns
- 16÷8 ビットレジスタ間除算：600ns
- 16×16 ビットレジスタ間乗算：200ns
- 32÷16 ビットレジスタ間除算：1000ns
- 2 種類のCPU 動作モード
- ノーマルモード*／アドバンストモード
【注】* 本LSI では使用できません。
- 低消費電力状態
- SLEEP 命令により低消費電力状態に遷移
- CPU 動作クロックを選択可能
|
| クロック発振器 |
- H8S/2636 グループ、H8S/2638グループ、H8S/2630 グループ
- 発振器
- PLL（Phase Locked Loop）回路
- クロック選択回路
- 中速クロック分周器
- バスマスタクロック選択回路
- サブクロック発振器
- 波形成形回路
- H8S/2639 グループ、H8S/2635グループ
- 発振器
- PLL（Phase Locked Loop）回路
- システムクロック選択回路
- 中速クロック分周器
- バスマスタクロック選択回路
- サブクロック分周器
|
| 低消費電力状態 |
- HD64F2636F、HD6432636F、HD64F2638F、HD6432638F、HD64F2630F、HD6432630F
- 中速モード
- スリープモード
- モジュールストップモード
- ソフトウェアスタンバイモード
- ハードウェアスタンバイモード
【注】HD64F2636F、HD6432636F、HD64F2638F、HD6432638F、HD64F2630F、HD6432630Fはサブクロック機能を使用できません。
- H8S/2636、H8S/2638、H8S/2639、H8S/2630 のU マスク品およびW マスク品、およびH8S/2635グループ
- 中速モード
- サブアクティブモード*（Uマスク品、Wマスク品、H8S/2635グループのみ）
- スリープモード
- サブスリープモード*（Uマスク品、Wマスク品、H8S/2635グループのみ）
- ウォッチモード*（Uマスク品、Wマスク品、H8S/2635グループのみ）
- モジュールストップモード
- ソフトウェアスタンバイモード
- ハードウェアスタンバイモード
【注】* U マスク品、W マスク品、H8S/2635 グループのみサブクロック機能（サブアクティブモード、サブスリープモード、ウォッチモード）を使用できます。
それ以外ではサブクロック機能を使用できません。
|
| 動作モード |
- 4種類のMCU動作モード
| モード |
CPU動作モード |
内容 |
内蔵ROM |
外部データバス |
| 初期値 |
最大値 |
| 4 |
アドバンスト |
内蔵ROM無効拡張
モード |
無効 |
16ビット |
16ビット |
| 5 |
内蔵ROM無効拡張
モード |
無効 |
8ビット |
16ビット |
| 6 |
内蔵ROM有効拡張
モード |
有効 |
8ビット |
16ビット |
| 7 |
シングルチップモード |
有効 |
― |
|
| メモリ |
- フラッシュメモリまたはマスクROM
- 高速スタティックRAM
| 製品名 |
ROM |
RAM |
| H8S/2636 |
128Kバイト |
4Kバイト |
| H8S/2638 |
256Kバイト |
16Kバイト |
| H8S/2639 |
| H8S/2630 |
384Kバイト |
| H8S/2635* |
192Kバイト |
6Kバイト |
| H8S/2634* |
128Kバイト |
【注】* 開発中
H8S/2634はマスクROMのみになります。
|
| 割り込みコントローラ |
- 2 種類の割り込み制御モード
- システムコントロールレジスタ（SYSCR）のINTM1、INTM0 ビットにより、2 種類の割り込み制御モードを設定できます。
- IPR により、優先順位を設定可能
- 割り込み優先順位を設定するインタラプトプライオリティレジスタ（IPR）を備えており、NMI 以外の割り込みは、モジュールごとに8
レベルの優先順位を設定できます。
- NMI は、最優先のレベル8 の割り込み要求として、常に受け付けられます。
- 独立したベクタアドレス
- すべての割り込み要因には独立のベクタアドレスが割り当てられており、割り込み処理ルーチンで要因を判別する必要がありません。
- 7 本の外部割り込み端子
- NMI は最優先の割り込みで常に受け付けられます。NMI は立ち上がりエッジまたは立ち下がりエッジを選択できます。
- IRQ5～IRQ0 は立ち下がりエッジ、立ち上がりエッジ、両エッジ、レベルセンスのいずれかをそれぞれ独立に選択できます。
- DTC の制御*
- 割り込みによるDTC の起動の制御を行います。
【注】* H8S/2635 グループにはDTC はありません。
|
PC ブレークコントローラ（PBC）
【注】H8S/2635 グループにはPBC はありません。 |
- ブレークチャネル数：2 チャネル（チャネルA、B）
- ブレークコンペア条件として以下の条件を設定可能
- アドレス24 ビット
ビットマスク可能
- バスサイクル
命令フェッチ
データアクセス：データリード、データライト、データリード／ライト
- バスマスタ
CPU、CPU／DTCのいずれかから選択可能
- ブレーク条件成立後、下記タイミングでPC ブレーク例外処理を実行
- 設定したアドレスでフェッチした命令の実行直前（命令フェッチ）
- 設定したアドレスのデータをアクセスする命令の実行直後（データアクセス）
- モジュールストップモードの設定可能
- 初期値ではPBC の動作は停止。モジュールストップモードを解除することによりレジスタのアクセスが可能
|
| バスコントローラ |
- 外部アドレス空間をエリア単位で管理
- 外部空間を2M バイト単位の8 エリアに分割して管理
- エリアごとにバス仕様を設定可能
- バーストROM インタフェースを設定可能
- 基本バスインタフェース
- エリアごとに、8 ビットアクセス空間／16 ビットアクセス空間を選択可能
- エリアごとに、2 ステートアクセス空間／3 ステートアクセス空間を選択可能
- エリアごとに、プログラムウェイトステートを挿入可能
- バーストROM インタフェース
- エリア0 に対してバーストROM インタフェースを設定可能
- バーストアクセスの1 または2 ステートを選択可能
- アイドルサイクル挿入
- 異なるエリア間の外部リードサイクル時、アイドルサイクルを挿入可能
- 外部リードサイクルの直後の外部ライトサイクル時、アイドルサイクルを挿入可能
- ライトバッファ機能
- バス権調停機能（バスアービトレーション）
- バスアービタを内蔵し、CPU およびDTC のバス権を調停
- その他
- 外部バス権解放機能
【注】H8S/2635 グループにはDTC はありません。
|
データトランスファコントローラ
（DTC）
【注】H8S/2635 グループにはDTC はありません。 |
- 任意チャネル数の転送可能
- メモリ上に転送情報を格納
- 1 つの起動要因に対して複数のデータ転送が可能（チェイン転送）
- 豊富な転送モード
- ノーマルモード／リピートモード／ブロック転送モードの選択が可能
- 転送元、転送先アドレスのインクリメント／デクリメント／固定の選択が可能
- 16M バイトのアドレス空間を直接指定可能
- 転送単位をバイト／ワードに設定可能
- DTC を起動した割り込みをCPU に要求可能
- 1 回のデータ転送の終了後に、CPU に対する割り込み要求を発生可能
- 指定したデータ転送のすべての終了後に、CPU に対する割り込み要求を発生
- ソフトウェアによる起動が可能
- モジュールストップモードの設定可能
- 初期値ではDTCのレジスタのアクセスが可能。モジュールストップモードの設定によりDTCの動作は停止
|
| I/Oポート |
|
| 16ビットタイマパルスユニット（TPU） |
- 最大16 本のパルス入出力が可能
- チャネル0、3 は各4 本、チャネル1、2、4、5 は各2 本、合計16 本のタイマジェネラルレジスタ（TGR）を持ち、各レジスタ独立にアウトプットコンペア／インプットキャプチャレジスタの設定が可能
- チャネル0、3 のTGRC、TGRD は、バッファレジスタとして使用可能
- 各チャネルごとに8 種類のカウンタ入力クロックを選択可能
- 各チャネルとも次の動作を設定可能
- コンペアマッチによる波形出力：
- インプットキャプチャ機能：
- 立ち上がりエッジ、立ち下がりエッジ、両エッジ検出が選択可能
- カウンタクリア動作：
- コンペアマッチ、インプットキャプチャによるカウンタクリアが可能
- 同期動作：
- 複数のタイマカウンタ（TCNT）への同時書き込みが可能
- コンペアマッチ／インプットキャプチャによる同時クリアが可能
- カウンタの同期動作による各レジスタの同期入出力が可能
- PWM モード：
- 任意デューティのPWM出力が可能
- 同期動作と組み合わせることにより、最大15相のPWM出力が可能
- チャネル0、3 はバッファ動作を設定可能
- インプットキャプチャレジスタのダブルバッファ構成が可能
- アウトプットコンペアレジスタの自動書き換えが可能
- チャネル1、2、4、5 は各々独立に位相計数モードを設定可能
- 2 相エンコーダパルスのアップダウンカウントが可能
- カスケード接続動作
- チャネル2（チャネル5）の入力クロックを、チャネル1（チャネル4）のオーバフロー／アンダフローにすることにより32 ビットカウンタとして動作
- 内部16 ビットバスによる高速アクセス
- 16 ビットバスインタフェースによる高速アクセスが可能
- 26 種類の割り込み要因
- チャネル0、3 はコンペアマッチ／インプットキャプチャ兼用割り込み×4 本、オーバフロー割り込み×1 本が独立に要求可能
- チャネル1、2、4、5 はコンペアマッチ／インプットキャプチャ兼用割り込み×2 本、オーバフロー割り込み×1 本、アンダフロー割り込み×1
本が独立に要求可能
- レジスタのデータの自動転送が可能
- データトランスファコントローラ（DTC）の起動により、ブロック転送、1 ワードデータ転送および1 バイトデータ転送が可能
- プログラマブルパルスジェネレータ（PPG）の出力トリガを生成可能
- チャネル0～3 のコンペアマッチ／インプットキャプチャ信号をPPG の出力トリガとして使用可能
- A/D 変換器の変換スタートトリガを生成可能
- チャネル0～5 のコンペアマッチA／インプットキャプチャA 信号をA/D 変換器の変換開始トリガとして使用可能
- モジュールストップモードの設定可能
- 初期値ではTPU の動作は停止。モジュールストップモードを解除することによりレジスタのアクセスが可能
【注】H8S/2635 グループには説明文中にあるDTC、PPG 機能はありません。
|
プログラマブルパルスジェネレータ（PPG）
【注】H8S/2635 グループにはPPG はありません。 |
- 出力データ8 ビット
- 最大8 ビットのデータ出力が可能で、パルス出力をビット単位に許可することができます。
- 2 系統の出力可能
- 4 ビット単位のグループで出力トリガ信号が選択可能で、最大4 ビット×2 系統の出力を行うことができます。
- 出力トリガ信号を選択可能
- TPU の4 チャネルのコンペアマッチ信号の中から、グループごとに出力トリガ信号を選択することができます。
- ノンオーバラップ動作
- 複数のパルス出力の間のノンオーバラップ期間を設定することができます。
- データトランスファコントローラ（DTC）との連携動作可能
- 出力トリガ信号に選択したコンペアマッチ信号でDTC を起動することにより、CPU の介在なくデータを順次出力することができます。
- 反転出力の指定可能
- グループごとに、データに対する反転値を出力することができます。
- モジュールストップモードの設定可能
- 初期値ではPPG の動作は停止しますが、モジュールストップモードを解除することにより、レジスタのアクセスが可能です。
|
| ウォッチドッグタイマ（WDT） |
- ウォッチドッグタイマモードとインターバルタイマモードを切り替え可能
- タイマカウンタがオーバフローすると内部リセットの発生が可能
- ウォッチドッグタイマモード時には、内部をリセットすることができます。
- インターバルタイマモード時、割り込みを発生
- カウンタがオーバフローすると、インターバルタイマ割り込みが発生します。
- WDT0 は8 種類、WDT1 は16 種類*1 のカウンタ入力クロックを選択可能
- WDT の最大インターバルはシステムクロック周期×131072×256
- WDT1 の入力カウンタにサブクロック*2 を選択可能
サブクロック選択の場合、最大インターバルはサブクロック周期×256×256
【注】*1 Uマスク品、W マスク品、H8S/2635 グループ以外は、WDT0 と同様にカウンタ入力クロックは8 種類となります。
*2 Uマスク品、W マスク品、H8S/2635 グループのみサブクロック機能（サブアクティブモード、サブスリープモード、ウォッチモード）を使用できます。
OSC1、OSC2 端子はH8S/2639、H8S/2635 グループにはありません。
|
シリアルコミュニケーション
インタフェース（SCI）×3チャネル（SCI0～SCI2） |
- シリアル通信モードを調歩同期式モード／クロック同期式モードから選択可能
（a） 調歩同期式モード
- キャラクタ単位で同期をとる調歩同期式方式でシリアルデータの通信実行
Universal Asyncronous Receiver/Transmitter（UART）やAsyncronous Communication
Interface
Adapter（ACIA）など標準の調歩同期式通信用LSIとのシリアルデータ通信が可能
- 複数のプロセッサとシリアルデータ通信ができるマルチプロセッサ間通信機能
- シリアルデータ通信フォーマットを12 種類のフォーマットから選択可能
データ長：7ビット／8ビット
ストップビット長：1ビット／2ビット
パリティ：偶数パリティ／奇数パリティ／パリティなし
マルチプロセッサビット：1／0
- 受信エラーの検出：パリティエラー、オーバランエラー、フレーミングエラー
- ブレークの検出：フレーミングエラー発生時にRxD 端子のレベルを直接リードすることによりブレークを検出可能
（b） クロック同期式モード
- クロックに同期してシリアルデータ通信を実行
クロック同期式通信機能を持つ他のLSIとのシリアルデータ通信が可能
- シリアルデータ通信フォーマットは1 種類
データ長：8ビット
- 受信エラーの検出：オーバランエラーを検出
- 全二重通信が可能
- 独立した送信部と受信部を備えているので、送信と受信を同時に実行可能
- 送信部および受信部がともにダブルバッファ構造になっているのでシリアルデータの連続送信、連続受信が可能
- LSB ファースト方式／MSB ファースト方式の選択が可能
- 通信モードによらず（調歩同期モード7 ビットデータの場合を除く）選択可能
- 内蔵ボーレートジェネレータにより任意のビットレートを選択可能
- 送受信クロックソースを、ボーレートジェネレータからの内部クロック、またはSCK 端子からの外部クロックから選択可能
- 4 種類の割り込み要因
- 送信データエンプティ、送信終了、受信データフル、受信エラーの4 種類の割り込み要因があり、それぞれ独立に要求可能
- 送信データエンプティ割り込みと受信データフル割り込みにより、データトランスファコントローラ（DTC）を起動させてデータ転送を実行可能
- モジュールストップモードの設定
- 初期値ではSCI の動作は停止。モジュールストップモードを解除することによりレジスタのアクセスが可能
【注】H8S/2635 グループには説明文中にあるDTC 機能はありません。
|
| スマートカードインタフェース |
- 調歩同期式モード
- データ長：8 ビット
- パリティビットの生成およびチェック
- 受信モードにおけるエラーシグナル（パリティエラー）の送出
- 送信モードにおけるエラーシグナルの検出とデータの自動再送信
- ダイレクトコンベンション／インバースコンベンションの両方をサポート
- 内蔵ボーレートジェネレータにより任意のビットレートを選択可能
- 3 種類の割り込み要因
- 送信データエンプティ、受信データフル、送受信エラーの3 種類の割り込み要因があり、それぞれ独立に要求可能
- 送信データエンプティ割り込みと受信データフル割り込みにより、データトランスファコントローラ（DTC）*を起動させてデータを転送可能
【注】* H8S/2635、H8S/2634 にはありません。
H8S/2635 グループには説明文中にあるDTC 機能はありません。
|
|
I2C バスインタフェース（IIC）【オプション】
（H8S/2638、H8S/2639、H8S/2630 のみ）
|
- I2C バスインタフェースはオプションです。本オプション機能を使用する場合には､次の点にご注意ください。
- オプション機能を使用する製品型名には“W”が付加されます。
例：HD64F2638WF など*
【注】* U マスク品にオプション機能を使用した場合は、U の代わりに“W”となります。
例：HD64F2638UF → HD64F2638WF
- アドレッシングフォーマット、ノンアドレッシングフォーマットを選択可能
- I2C バスフォーマット：アドレッシングフォーマットでアクノリッジビットあり、マスタ、スレーブ動作
- シリアルフォーマット：ノンアドレッシングフォーマットでアクノリッジビットなし、マスタ動作専用
- I2C バスフォーマットは、Philips 社提唱のI2C バスインタフェースに準拠
- I2C バスフォーマットで、スレーブアドレスを2 通り設定可能
- I2C バスフォーマットで、マスタモード時、開始、停止条件の自動生成
- I2C バスフォーマットで、受信時、アクノリッジの出力レベルを選択可能
- I2C バスフォーマットで、送信時、アクノリッジビットの自動ロード機能
- I2C バスフォーマットで、マスタモード時のウェイト機能
- アクノリッジを除くデータ転送後、SCL をLow レベルにしてウェイト状態にすることが可能。ウェイト状態は、割り込みフラグをクリアすることで解除
- I2C バスフォーマットで、スレーブモード時のウェイト機能
- アクノリッジを除くデータ転送後、SCL をLow レベルにしてウェイト要求を発生することが可能。ウェイト要求は、次の転送が可能になった時点で解除
- 3 種類の割り込み要因
- データ転送終了時（I2C バスフォーマットで送信モード遷移時、および、マスタ競合負け後のアドレス受信を含む）
- アドレス一致時：I2C バスフォーマット、スレーブ受信モードで、いずれかのスレーブアドレスが一致したときまたはゼネラルコールアドレスを受信したとき
- 停止条件検出時
- マスタモード時、16 種類の内部クロック選択可能
- バスを直接駆動（SCL／SDA 端子）
- P35/SCL0、P34/SDA0 の2 端子は、通常時はNMOS プッシュプル出力、バス駆動機能選択時はNMOS オープンドレイン出力
- P33/SCL1、P32/SDA1 の2 端子は、通常時はCMOS 端子、バス駆動機能選択時はNMOSのみで出力
|
| コントローラエリアネットワーク（HCAN） |
- CAN バージョン
- Bosch 2.0B active 対応
- 通信方式：NRZ（Non-Return to Zero）方式
（ビットスタッフ機能あり）
ブロードキャスト通信方式
- 伝送路：双方向2 線式シリアル通信
- 通信速度：最高1Mbps
- データ長：0～8 バイト
- チャネル数
- データバッファ
- 各チャネル16 本（受信専用×1 バッファ、送信／受信設定可能×15 バッファ）
- データ送信方式
- 2 種類選択可能
- メールボックス（バッファ）の番号順（昇順）
- メッセージ優先順位（Identifier）の高い順
- データ受信方式
- 2 種類
- メッセージIdentifier の一致（送信／受信設定バッファ）
- メッセージIdentifier マスクして受信（受信専用）
- CPU 割り込み本数
- 各チャネル12 本の割り込み要因に対し、2 本の割り込みベクタ
- エラー割り込み
- リセット処理割り込み
- メッセージ受信割り込み（メールボックス1～15）
- メッセージ受信割り込み（メールボックス0）
- メッセージ送信割り込み
- HCAN 動作モード
- 各種モード対応
- ハードウェアリセット
- ソフトウェアリセット
- 通常状態（エラーアクティブ、エラーパッシブ）
- バスオフ状態
- HCAN コンフィギュレーションモード
- HCAN スリープモード
- HCAN HALT モード
- その他
- メッセージ受信（HCAN のメールボックス0 のみ）メールボックスによりDTC 起動可能
【注】H8S/2635 グループには本章の説明文中にあるDTC 機能はありません。
H8S/2635 グループはHCAN0 のみの1 チャネルです。
|
| A/D 変換器 |
- 10 ビット分解能
- 入力チャネル：12 チャネル
- アナログ変換電圧範囲の設定可能
- リファレンス電圧端子（Vref）をアナログ基準電圧として、アナログ変換電圧範囲を設定します。
- 高速変換
変換時間：1 チャネルあたり最大変換時間13.3μs（20MHz 動作時）
- シングルモード／スキャンモードの動作モードから選択可能
- シングルモード：1 チャネルのA/D 変換
- スキャンモード：1～4 チャネルの連続A/D 変換
- 4 本のデータレジスタ
- 変換結果を、各チャネルに対応した16 ビットデータレジスタに保持
- サンプル＆ホールド機能
- 3 種類の変換開始
- ソフトウェア、タイマの変換開始トリガ（TPU）またはADTRG 端子の選択が可能
- A/D 変換終了割り込み要求発生
- A/D 変換終了時に、A/D 変換終了割り込み（ADI）要求を発生可能
- モジュールストップモードの設定可能
- 初期値ではA/D 変換器の動作は停止、モジュールストップモードの解除によりレジスタのアクセスが可能
【注】H8S/2635 グループには本章の説明文中にあるDTC 機能はありません。
|
D/A変換器
【注】H8S/2635 グループにはD/A 変換器はありません。 |
- 8 ビットの分解能
- 2 チャネル出力
- 変換時間最大10μs（負荷容量20pF 時）
- 出力電圧0V～Vref
- ソフトウェアスタンバイモード時のD/A 出力保持機能
- モジュールストップモードの設定可能
- 初期値ではD/A 変換器の動作は停止。モジュールストップモードの解除によりレジスタのアクセスが可能
|
| モータコントロールPWM タイマ |
- 最大16 本のパルス出力
- 8 本の出力を持つ10 ビットPWM を2 チャネル内蔵しています。
- それぞれのチャネルに10 ビットのカウンタ（PWCNT）をサイクルレジスタ（PWCYR）を1本ずつ備えています。
- デューティ、出力極性は1 本ごとに設定可能です。
- バッファ付きデューティレジスタ
- デューティレジスタ（PWDTR）にはバッファレジスタ（PWBFR）を備えており、1 サイクルごとに自動的にデータ転送されます。
- チャネル1 は4 本のデューティレジスタと、4 本のバッファレジスタを備えています。
- チャネル2 は8 本のデューティレジスタと、4 本のバッファレジスタを備えています。
- デューティは0％から100％まで設定可能
- デューティレジスタの設定値だけで0％から100％まで設定できます。
- 5 種類の動作速度を設定可能
- 5 種類の動作クロック（φ、φ/2、φ/4、φ/8、φ/16）が選択できます。
- 内部16 ビットバスによる高速アクセス
- 16 ビットバスインタフェースによる高速アクセスが可能
- 2 種類の割り込み要因
- サイクルレジスタのコンペアマッチで、2 チャネル独立に割り込み要求可能
- レジスタのデータの自動転送が可能
- データトランスファコントローラ（DTC）の起動により、ブロック転送および1 ワードデータ転送が可能
- モジュールストップモードの設定可能
- 初期値ではPWM の動作は停止。モジュールストップモードを解除することによりレジスタのアクセスが可能
【注】H8S/2635 グループには本章の説明文中にあるDTC 機能はありません。
|
Japan 日本語
