株式会社日立超LSIシステムズ

パートナー情報

周辺LSI・ハードウェアIP

概要

このパートナー社の会社情報（アライアンスパートナープログラム）

時刻同期論理IP-Core
10 Gigabit Ethernet MAC層コントローラ論理コア（XGELIC64）
問合せ先

時刻同期論理IP-Core

時刻同期論理IP-Coreは、IEEE1588規格のタイミングクリティカルな制御を、ハードウェアで実現した論理IP-Coreです。
高精度な時刻同期のために、タイミングクリティカルなPTPパケットの送受信機能を有しています。

マイクロ秒の高精度なクロック同期を実現
ゆらぎを抑えた周期パルスを外部ジュールに出力
マスタ・スレーブ間の同期精度は±1μs以内(*1)
PTPパケット専用インタフェースを備え、データ・制御系から独立した同期制御で、高精度のクロック同期を実現
IEEE1588マネジメントパケット処理をソフトウェアで実現(*2)

*1：このIP-Coreをマスタ・スレーブに使用しパケット衝突発生しない環境での精度
*2：システムへ最適化
*3：1Gbpsまで適用可

主な対応デバイス

32 ビット	RX	○
	V850	―
	SuperH	○
	SH-Mobile	○
	H8SX	○
16 ビット	78K0R	―
	R32C	○
	M32C	○
	M16C	○
	R8C	―
	H8S	―
8 ビット	78K0S	―
	78K0	―
	H8	―

対応デバイスに関する詳細はパートナー各社までお問合せください。

ページトップに戻る

10 Gigabit Ethernet MAC層コントローラ論理コア（XGELIC64）

この論理コアは、10 Gigabit Ethernet MAC(Media Access Control)層コントローラ論理コアの64ビット版です。IEEE 802.3aeに準拠した10 Gigabit Ethernet MAC副層及び、RS(Reconciliation Sub-layer)機能を内蔵します。

IEEE 802.3ae XGMII(10 Gigabit Media Independent Interface)に接続可能
フレーム送受信機能
10 Gbpsの転送速度
全二重動作
フレーム送信、フレーム受信、プロセッサインタフェース用に各々独立したPortを搭載
Link fault signaling機能
内部ループバック機能(RS機能の手前で折り返し)
送信フレームの送信元MACアドレス書換え機能
MIB統計(XMIBC64)、MDIO(XMDIOC)などのオプション機能

主な対応デバイス

32 ビット	RX	―
	V850	―
	SuperH	○
	SH-Mobile	―
	H8SX	―
16 ビット	78K0R	―
	R32C	―
	M32C	―
	M16C	―
	R8C	―
	H8S	―
8 ビット	78K0S	―
	78K0	―
	H8	―

対応デバイスに関する詳細はパートナー各社までお問合せください。

ページトップに戻る

問合せ先

株式会社日立超LSIシステムズ
TEL: 042-359-2210
E-mail: ul-cc@hitachi-ul.co.jp
http://www.hitachi-ul.co.jp/

ページトップに戻る