SiP（System in Package）とは、用途に応じて複数個の半導体チップで構成したシステムを、1個のパッケージに搭載するソリューションである。本来、個別のパッケージに収められているマイコンやメモリ、アナログICなどの既存の半導体チップを組み合わせて1個のパッケージに収めるため、機器全体が軽くなり、小さくできる。

一般に、特定用途向けLSIを開発する場合には、ワンチップソリューションであるSoC（System on Chip）という手もある。しかし、開発のコストや時間を比較した場合、SiPはSoCよりも開発費を抑えられるほか、開発期間も短くできるというメリットがある。そのためSiPは、SoC単体では実現が難しいニーズに対応するケースが多かった。

このSiPへの期待が、最近になって急速に広がりをみせており、採用に至る製品が急増している（図1）。

SiPを搭載する機器といえば携帯電話やデジタルスチルカメラ（DSC）、デジタルビデオカメラ（DVC）などの小型機器というイメージが強かったが、現在では部品配置にある程度の余裕のある比較的大きめの機器でもSiPを採用する動きが活発になり、据置き型のデジタルTVやプリンタ、光ディスク装置などでの採用が急速に広がっている。

これらの製品がSiPに求めているのは、従来からの「小さく」「軽く」といった特長以外に、EMIノイズ低減、高速バスの設計容易化、セキュリティの確保といった新しいニーズであり、またトータルコストの削減、開発費の削減、開発期間の短縮、部品調達の簡略化といった機器の価格への対応力をさらに向上させることである。

その結果、ルネサスが提供するSiPは、既存の半導体チップを組み合わせたタイプが減少し、代わりに新規設計のSoCを搭載したタイプが急増した。

このことは、SoCの設計にも大きな影響を与え、SoC設計の主流がSiP化することを前提にしたものへと移りはじめ、SoCとSiPの設計を互いに協調しながら進める体制が確立されつつある。

ルネサスのSiPが多様な機器に搭載されていることは、その出荷数量の伸びを見ても明らかである。2006年度の1年間に約1億個のSiPを出荷していたが、それが2008年度には上半期だけで約1億個のSiPを出荷するまでに急拡大した。

ルネサスのSiPを大別すると、チップを積み重ねる「スタック型」と横に並べる「平置き型」に分けられる。スタック型は小型化と高密度化の要求に強く、平置き型はノイズ低減や高速バス設計容易化、高信頼性、高放熱性、セキュリティの確保などの要求に強い。パッケージの外形寸法で見た場合、おおむね15mm角以下がスタック型、16mm角以上が平置き型に区分される（図2）。

半導体チップの組み合わせでは、SoCとDRAMチップという例が増えている。理由としては、DRAMチップが大容量化し製造コストの点でSoCに内蔵しづらいことと、SoCやマイコンの高速な演算処理によるDRAMの入出力バスの高速化のためSoCとDRAMを結ぶ配線接続の設計が簡単ではないことなどが挙げられる。

ルネサスがSiPを設計する体制には大きく２つの特長がある。１つはシステム設計からテストまでをカバーする一貫した設計体制を組んでいる点。もう１つは、SiPを意識したSoC設計を実施している点だ。

一貫した設計体制ではまず、システム全体をパーティショニング（区分け）するなかでSiP化するブロックを切り出す。そのブロックに対して設計目標を満たすようなフロアプランを検討し、平置き型またはスタック型にレイアウトする。そしてSiPのテスト設計、基板設計、機能検証を進め、設計データベースと統合設計環境を駆使することで、最適な構造のSiPを設計する（図3）。

SiPを意識したSoC設計は、DFS（DesignforSiP）と呼んでいる。DFSでは、例えばSoCとメモリを平置きで配置するとき、SoCとメモリチップとの配線接続が並行かつ最短になるようにSoCの入出力パッドの配置を決める。メモリチップは基本的に市販品であるため、入出力パッドの位置を変更できない。そこでSoC側のパッド配置をメモリに合わせて調整するのだ。こうするとSiP基板の配線層数が減り、SiP基板のコストが下げられる。

また既存の半導体チップの上にSoCを置くスタック型の場合、ごく普通にSoCチップの形状（正方形が多い）を決めたのではチップ間にスペーサが必要になることがある。チップの入出力パッドが上下で重なる場合がこれに当てはまる。そこでSoCチップの形状を長方形に変更し、入出力パッドが上下で重ならないようにしてスペーサを不要にし、コストを下げている。

さらに、SoCとメモリを組み合わせたSiPでは、メモリの自己テスト（BIST：Built-inSelf Test）回路をSoCに搭載している場合もある（図4）。BIST回路があると、テスト用端子をSiPの外部に出さずに済み、外部端子数を削減できる。一般に、メモリのテスト回路に関する情報がメーカーから外部に出ることは少ない。BIST回路を搭載できた背景に、ルネサスとメモリメーカーとの強い信頼関係が伺える。

ルネサスが提供するSiPの実装技術では、ルネサスグループによる世界トップレベルの研究成果がいち早く活用される。スタック型のSiPでは、実装時の高さが1.5mm以下と低いモールド技術、低ストレスでウエハ裏面を薄く研磨する技術（70μm厚で量産中）、30μmと微細なピッチでワイヤをボンディングする技術、40μm以下のピッチで700ピンを超えるフリップチップ接続技術、0.2mmと極薄のSiP基板技術などの要素技術が盛り込まれている（図5）。

こういった要素技術の開発により、ルネサスのSiPは幾度もの改良が繰り返されてきた。例えばスタック型SiPの高さは、2005年に5段スタック（半導体チップ5枚を積層したもの、現在量産中のものでは最大の枚数）で約1.7mm、2段スタック（半導体チップ2枚を積層したもの）で約1.5mmであった。これが3年後の2008年には、それぞれ1.5mm強、1.0mm強にまで薄くなっている。2010年には5段スタックが1.5mmを切り、2段スタックがほぼ1.0mmになると予想されている。

さらに将来は、現在、日立製作所と共同開発中のシリコンウエハに孔を空けて表裏を貫通する電極を形成したシリコン貫通電極技術により、究極の小型化と薄型化を実現することが期待されている（図6）。シリコン貫通電極が実用化されれば、SiPの高さは一気に半分以下になる。

ルネサスは、今後も継続してSiP開発技術の改良を重ね、お客様の多様なニーズやアプリケーションに最適となるパッケージの提供をめざしていく。