半導体後工程の製造工場を有するルネサスは、早期からリードフレームの標準化などを行い、パッケージの信頼性向上とコスト削減を追求してきた。パッケージの小型化や薄型化に対する要求は高まる一方であり、主流は複数のチップを1パッケージ化できるSiP（System in Package）へと移りつつある。チップ自体の高密度化を牽引するSoC（System on Chip）にも注力しているルネサスは、SiP化を視野に入れたSoCのデザインなど、SoCとSiPを両輪とするトータルなパッケージングソリューションを提供できるのが強みだ。

ウエハプロセスで製造した半導体チップ（以下ダイ）を、QFP（Quad Flat Package）やBGA（Ball Grid Array）、CSP（Chip Scale Package）などの半導体パッケージ（図1）に封止する工程が「半導体後工程」である。後工程は大きく、パッケージング（パッケージ組み立て）工程と、テスト工程に分かれている。

パッケージング工程では、前工程の工場で処理されたウエハを受け入れ、必要な厚さにウエハ裏面を研削し、ダイに切り出し、リードフレームのダイ・パッドにダイを搭載し、リードとダイをワイヤで接続し、樹脂で全体をモールドする。それからリードをめっきし、曲げ加工する。これでパッケージング工程が完了する。テスト工程ではまず、テスト装置（テスター）によって半導体製品の電気的特性を測定する。それから目視あるいは装置によって外観を検査する。

ルネサスは設計と製造を技術的な側面から強化する半導体事業、すなわち「ITDM（Integrated Technology＆Device Manufacturer）」を指向してきた。現在は国内と海外に後工程の工場を有しており、国内工場は高付加価値品と短納期品、海外工場は低コストの大量生産品と主たる役割を分担させている。日本国内の工場は開発工場を兼ねており、海外工場に対するマザーファブとしての役割も担う。最近では2006年12月にルネサス九州セミコンダクタの新棟（写真）を竣工するなど、国内工場の強化を進めている。また鉛フリーやハロゲンフリーといった環境対応のパッケージ開発を担うのも国内拠点である。

過去、半導体パッケージは小型化や多ピン化、低コスト化などが進められてきた。現在、外部電極数が200個以下の領域ではQFPとその派生品が主役となっており、出荷数量では最大のグループを形成している。QFPに強く要求されるのは、製造コストの低減である。このためルネサスは、パッケージの構造材であるリードフレームを標準化し、信頼性を高めつつコストを大きく削減した（図2）。それまではダイの大きさに合わせて異なる仕様のリードフレームを個別に発注しており、カスタム品となるためコストがかかっていた。

外部電極数が200個を超える領域では、BGAとその派生品が主流となっている。なかでもCSPと呼ばれているBGAタイプのパッケージは、大きさがダイとほぼ変わらないところまで小型化されている。

パッケージの密度は、ダイの面積とパッケージの面積の比率（ダイ/パッケージのパーセント）で表現することが多い。この比率でいえば、CSPで比率はほぼ100％に達したことになる。

この比率をさらに高めるパッケージとして生まれたのが、SiP（System in Package）である。SiPは1個のパッケージに複数のダイを収納することで、お客様が要求する機能を実現する。小型、軽量、薄型、高信頼、高放熱、高速、短納期、低雑音などの特長がある。

SiPには、複数の半導体チップを同一平面上に並べる「平置き型」と、半導体チップを積層する「スタック型」がある（図3）。高い実装密度を追求する用途ではスタック型が使われる。

SiPに収納する複数の半導体チップは、原理的にはどのような組み合わせでも構わない。ただし実際には、プロセッサと大容量メモリの組み合わせが多い。お客様にとってメリットが非常に大きいからである。まず、メモリバスの設計が不要になる。このため、開発期間を短縮できる上に設計リソースを削減できる。さらに、メモリの調達が不要なので購買の手間を省ける。またメモリバスは雑音源となることが少なくないので、プロセッサとメモリを結ぶ配線長の短縮による雑音低減効果も見逃せない。

SiPが誕生した当初は、既存の半導体チップを組み合わせることが主体だった。しかし現在では、新規設計のSoC（System On Chip）をSiPに組み込むことが多い。ルネサスの実績によると、2000年にはSiPの9割近くが既存品を使っていた。ところが2003年以降は、新規設計のSoCを組み込む割合がSiPの9割を超えている。完全に比率が逆転しているのだ。

実は、ルネサスのように垂直統合型の半導体事業を展開していない限り、このようなソリューションをお客様に提供することは難しい。「市販のチップを組み合わせてSiPにすることは他社でも可能です。しかし一味違うソリューションを手掛けるには、SoCとSiPの両方が欠かせません。お客様とご相談しながら、SoCとSiPを協調させて開発する必要があります」（佐藤）。

このためにルネサスは、SoCとSiPを協調して設計する仕組みを構築した（図4）。例えば半導体チップ間の配線レイアウトを考慮して、SoCチップの電極パッド配置を調整する。

またSiPの量産には、独特の技術課題を解決する必要がある（図5）。例えばスタック型の場合、高さを抑えるために部材を薄くしている。ウエハとモールド樹脂、基板を薄くしたことにより、それぞれが反りやすくなる。半導体チップのパッド位置やチップ寸法の違いにより、ワイヤボンディングが難しくなるという問題もある。これらの課題を解決した上で、ルネサスはSiPを量産しているのである。