ニュースリリース

■本技術開発の背景

■開発したLSIの特長

１． 様々な用途に応用可能なヘテロジニアス構成

試作チップは、1チップに、最新の「SH-4A」コアを8個、特定用途向けプロセッサである「FE」を4個、「MX-2」を2個、ビデオデコード用コンポーネントであるVPU（Video Processing Unit）を1個、音声デコード用コンポーネントであるSPU(Sound Processing Unit)を1個集積しており、カーナビゲーション機器やデジタルTV、DVDレコーダーなど様々な用途に応用可能です。クロック周波数は、最大648MHz(メガヘルツ)で動作し、処理性能は、最大114.7 GOPSを実現します。消費電力は648MHz動作時に約3.07Wで、単位電力あたりの性能は37GOPS/W以上を実現しています。

また、早稲田大学笠原博徳・木村啓二研究室が開発したヘテロジニアスマルチコア用自動並列化コンパイラは、汎用用途CPUコアと特定用途プロセッサコアへの自動的な処理の割り当て、自動消費電力低減制御を可能としました。具体的には、同コンパイラを用いると、早稲田大学内に設置したヘテロジニアスマルチコアアーキテクチャ・API検討委員会にてIT・半導体企業6社ともに開発したOSCAR APIヘテロジニアスマルチコア拡張を用いて、逐次プログラムからヘテロジニアスマルチコア用の並列プログラムの自動生成、各コア毎の周波数・電圧制御・クロックゲーティングによる消費電力低減制御を行なうことができます。このようなヘテロジニアスマルチコア用プログラムの自動並列化、電力制御の実現は世界初であり、手作業では長期間を要していたソフトウェア開発期間を大幅に短縮できます。

更に、東京工業大学前島研究室が開発したヘテロジニアスマルチコアに向けたソフトウェア統合開発環境は、各種アプリケーション・プログラム開発におけるデバッグに効果を発揮することが期待されます。

２． データ処理能力の強化

従来の「SH-4A」の命令は全て16ビット幅命令であり非常にシンプルかつ高効率である反面、命令種別の制約によりコンパイラによる動作最適化が十分に行なうことができない場合がありました。本LSIに搭載されている「SH-4A」においては約130個の32ビット幅の新規命令が追加されています。これらの命令は、従来の「SH-4A」における制約を補完することが可能です。命令コードの割り当てを最適に行なうことで、「SH-4A」の面積増加を2%以下に抑えながら、10%～34%の性能向上を実現しました。具体的には、例えばDhrystone2.1にて16%の性能向上を得ています。

３． データ転送能力の強化

本LSIには20を越えるプロセッサ、コンポーネントが搭載されています。一方でシステムの規模増大に伴ない、単一アプリケーションで使用する領域は1GB（ギガバイト）を超えつつあります。このため、複数のアプリケーションが同時動作するマルチコアシステムにおいては、これら多数のプロセッサ、コンポーネントで用いるデータを格納するための領域が不足するようになってきました。この状況を解決するため、物理アドレス空間を32ビットから40ビットに拡張しました。32ビットの物理アドレス空間では4GBまでの空間を扱えるのに対し、40ビットの物理アドレス空間の場合は、その256倍である1TB(テラバイト)までの空間を扱うことが可能です。このアドレス空間の拡張に対応し、「SH-4A」の拡張と、特定用途プロセッサ間でのデータ通信を行なうためのデータ転送ユニットの拡張を行ないました。このデータ転送ユニットを用いることで、「SH-4A」のCPU性能を消費することなく、「SH-4A」と特定用途プロセッサ間でのデータ通信を行なうことが可能です。

■ 注釈

*1：

RISC (Reduced Instruction Set Computer)：命令セットを簡略化することで、ハードウェアを簡素化し、高速化を図ることを目的にしたコンピュータ。

*2：

SuperHは、株式会社ルネサス テクノロジの商標です。